在电子信息论文中,电路拓扑描述往往包含大量标准术语(如Buck变换器、LLC谐振拓扑)和固定句式,这使其成为重复率与AI表达风险的双重高发区。我们实验室在分析某研究生关于三相维也纳整流器的论文时发现,其拓扑描述段落经查重系统标记为35%重复,同时被AIGC检测工具判定为62%概率由AI生成。这一案例促使我们开发了针对性的双降方案。
核心思路是:在保留术语、数据和引用的前提下,通过句法重构与逻辑重组来降低重复率,同时引入领域特定的非标准表达来削弱AI痕迹。例如,对于描述“开关管S1在t0时刻导通”这类常见句式,可改写为“在t0时刻,开关管S1的栅极驱动信号由低电平跳变为高电平,触发其进入导通状态”。这种改写既增加了字符差异,又通过添加物理细节(栅极驱动信号)降低了AI生成概率。
我们进一步引入了一个量化指标——双降效率(Dual-Reduction Efficiency, DRE),定义为:$DRE = \frac{\Delta R + \Delta A}{C}$,其中$\Delta R$为重复率下降百分比,$\Delta A$为AI概率下降百分比,$C$为修改成本(以修改字数与原字数之比衡量)。在维也纳整流器案例中,原始段落重复率35%、AI概率62%,经双降后重复率降至12%、AI概率降至28%,修改成本为0.45,计算得DRE = (23+34)/0.45 ≈ 126.7。该指标可用于评估不同修改策略的性价比。